بهینه سازی کدهای VHDL برای سنتز
بهینه سازی کدهای VHDL برای سنتز
شرح: ضمن معرفی خلاصه وار مراحلی که در وسایل سنتز کننده به هنگام اجرای یک پروسه سنتز استفاده می شود، راهکارهایی برای بهینه نویسی کدهای سنتز پذیر VHDL معرفی می گردد. البته با توجه به الگوریتم های استفاده شده در این وسایل و محدودیت های مورد نظر، توپولژی های مختلف از یک بیان رفتاری مدار، ممکن است حاصل شود. در این مقاله با تأکید بر بعضی مهارت های برنامه نویسی، سعی می شود از الگوریتم های سنتز نتایج بهینه ای بدست آورد.
حجم فایل: 470.70 Kb
+ نوشته شده در 2007/11/15 ساعت 19:1 توسط صادق R
|